portal da computação    ciência da computação     engenharia de computação     pós-graduação webmail
Computação UFPel
A área de Computação da Universidade Federal de Pelotas congrega docentes e pesquisadores ligados à área de Computação na universidade. Composta primariamente por docentes lotados no Centro de Desenvolvimento Tecnológico, é responsável pelos cursos de Ciência da Computação, Engenharia de Computação e Mestrado em Ciência da Computação.
por Computação UFPel, 8 dias atrás

Título: FLUXO DE ATAQUE DPA/DEMA BASEADO NA ENERGIA DOS TRAÇOS PARA NEUTRALIZAR CONTRAMEDIDAS POR DESALINHAMENTO TEMPORAL EM CRIPTOSISTEMAS

Autor: RODRIGO NUEVO LELLIS

Orientação:

  • Rafael Soares, Orientador (PPGC-UFPel)

Banca Examinadora:

  • Julio Carlos Balzano de Mattos (PPGC-UFPel)
  • Leomar da Rosa Junior (PPGC-UFPel)
  • Adão Antônio de Souza Jr. (IFSUL)

Data: 23 de Fevereiro de 2017

Hora: 15:00

Local: Auditório 4 andar

Resumo:
Nas últimas décadas uma das grandes preocupações de projetistas de hardware dedicado a aplicações que exigem segurança e sigilo de informações tais como smart cards são os ataques a canais laterais (em inglês Side Channel Attacks – SCAs). Estes ataques permitem relacionar os dados processados em dispositivos eletrônicos com grandezas físicas tais como o consumo de potência, a emissão de radiação eletromagnética ou o tempo de processamento. Isto torna-se crítico quando por exemplo algoritmos criptográficos são executados e a chave criptográfica pode ser revelada pelo ataque. Dentre estes ataques, os ataques por consumo de potência e emissão de radiação eletromagnética são os mais populares, conhecidos como ataque por Análise Diferencial de Potência (em inglês Differential Power Analysis – DPA) e Análise Diferencial Eletromagnética (em inglês Differential Electromagnetic Analysis – DEMA) por não serem invasivos, serem eficientes e não deixarem rastros no dispositivo atacado. Por outro lado, estes ataques exigem que a aquisição dos traços de consumo de potência ou radiação eletromagnética relativos a execução de algoritmos de criptografia, por exemplo, sejam alinhados no tempo a fim de comparar e avaliar estatisticamente amostras de consumo ou radiação relativas a execução de operações com diferentes dados. Na literatura existem diversas contramedidas visando evitar a ação destes ataques através da inserção de aleatoriedade de execução de operações, seja através da adição de atrasos aleatórios até a execução com diferentes frequências de relógio. Da mesma forma, existem propostas de estratégias baseadas em processamento de sinais aplicadas aos traços a fim de extrair informações vazadas pela arquitetura, métodos como correlação de fase (POC), deformação dinâmica de tempo (DTW) e filtros digitais são usados em fluxos de ataques para estabelecer o realinhamento de traços antes da realização de ataques. Apesar disso, estes métodos são restritos a traços processados com sinal de relógio de mesma frequência ou com pequenas variações, o que por consequência exigem um grande número de traços e seus agrupamentos por frequência de operação. Este trabalho propõe um fluxo de ataque baseado no cálculo da energia dos traços a fim de permitir o realinhamento dos traços independentemente da frequência de operação e assim potencializar a ação dos ataques DPA em arquiteturas protegidas por contramedidas com inserção de aleatoriedade no processamento. Os resultados obtidos destacam que os ataques DPA são mais efetivos quando o cálculo da energia ocorre com segmentos de tamanho aproximado a metade do ciclo médio das frequências de operação dos traços atacados. Além disso, no melhor caso, o fluxo permite uma redução de aproximadamente 93% traços para um ataque bem sucedido, comparado com trabalhos anteriores, motivando o uso do fluxo proposto.

por Computação UFPel, 15 dias atrás

Título: Exploração no Espaço de Projeto da Predição Intraquadro do Padrão HEVC de Codificação de Vídeos

Autor: MARCEL MOSCARELLI CORREA

Orientação:

  • Luciano Agostini, Orientador (PPGC-UFPel)
  • Marcelo Schiavon Porto, Co-orientador (PPGC-UFPel)
  • Bruno Zatt, Co-orientador (PPGC-UFPel)

Banca Examinadora:

  • Felipe Marques (PPGC-UFPel)
  • Guilherme Ribeiro Correa (PPGC-UFPel)
  • Cláudio Machado Diniz (Universidade Católica de Pelotas-UCPel)

Data: 13 de Fevereiro de 2017

Hora: 15:30

Local: Sala 415 do Campus Porto

Resumo: 
A codificação de vídeo é uma área essencial atualmente devido ao crescente aumento do número de aplicações e dispositivos eletrônicos capazes de manipular vídeos digitais de alta resolução. Com o aumento da diversidade de aplicações e com o surgimento de resoluções muito grandes como UHD 4K (3840×2160 pixels) e UHD 8K (7680×4320 pixels), foi concebido o padrão HEVC, o mais recente padrão de codificação de vídeo elaborado pelos grupos ITU-T VCEG e ISO/IEC MPEG. O HEVC é capaz de atingir as mais elevadas taxas de compressão e qualidade visual dentre todos os padrões já desenvolvidos por estes grupos. Nos padrões de codificação de vídeo, a predição intraquadro é o módulo responsável por reduzir a redundância espacial entre amostras vizinhas dentro de um mesmo quadro. O padrão HEVC define diversas novas técnicas para a predição intraquadro, tornando-a muito mais eficiente e complexa. Esta dissertação apresenta uma exploração de espaço de projeto com a proposta de soluções arquiteturais para o módulo de predição intraquadro do padrão HEVC com diferentes objetivos de taxa de processamento, qualidade de compressão, custo em área e dissipação de potência. Todas arquiteturas desenvolvidas foram descritas em VHDL e sintetizadas para tecnologia NanGate 45 nm 0,95 v. Os resultados mostram que as arquiteturas atingem seus diferentes objetivos individuais de utilização de recursos de hardware, dissipação de potência, eficiência energética, taxa de processamento e eficiência de compressão. A principal solução proposta utiliza 4952K gates e, quando operando em uma frequência de 529 MHz, é capaz de processar vídeos UHD 8K em uma taxa de 120 quadros por segundo, com uma dissipação de 363 mW de potência e com uma eficiência energética de 32,02 pJ/amostra. Quando comparadas aos trabalhos relacionados, as soluções propostas apresentam resultados satisfatórios e competitivos.

por Computação UFPel, 30 dias atrás

O cronograma de defesas de projetos e memoriais do Processo Seletivo PPGC 2017, curso de Doutorado, encontra-se no site de seleção.

por Computação UFPel, 49 dias atrás

Considerando a readequação do Calendário da UFPel pelo COCEPE, o Colegiado do PPGC estabeleceu as seguintes novas datas referentes ao semestre 2016/2:

  • Reinicio das aulas 2016/2: 06/02
  • Fim das aulas 2016/2: 24/03
  • Limite para entrega de TI: 06/03
  • Limite para digitação de conceitos: 07/04
  • Matrículas alunos (exceto alunos novos): 10/04
  • Entrega de Proposta de Dissertação (alunos 2016/1): 10/04
  • Início das aulas 2017/1: 24/04

 

por Marilton Sanchotene de Aguiar, 81 dias atrás

UNIVERSIDADE FEDERAL DE PELOTAS
CENTRO DE DESENVOLVIMENTO TECNOLÓGICO
TRABALHO DE CONCLUSÃO DE CURSO

Apresentações Finais (2016/2)

Implementação de Um Escalonador de Transações Para STM Haskell
por
Rodrigo Medeiros Duarte

Curso:
Engenharia de Computação

Banca:
Prof. André Rauber Du Bois (orientador)
Profa. Renata Hax Sander Reiser (co-orientador)
Prof. Maurício Lima Pilla (co-orientador)
Msc. Jeronimo da Cunha Ramos
Prof. Gerson Geraldo Homrich Cavalheiro

Data: 12 de Dezembro de 2016

Hora: 14:00h

Local: Sala 415 Campus Porto (Anglo)

Leia na íntegra.

por Computação UFPel, 87 dias atrás

Considerando a greve que afeta diversos serviços públicos e a suspensão do calendário da Universidade, a data limite para inscrições no Processo Seletivo 2017 foi prorrogada para o dia 15 de janeiro. 

As defesas de memorial para a seleção do curso de Doutorado deverão ocorrer na primeira semana de fevereiro e os resultados divulgados até o dia 10 de fevereiro, com matrículas ocorrendo imediatamente após esta data.

Mais informações sobre o Processo Seletivo podem ser encontradas no site de seleção.

por Marilton Sanchotene de Aguiar, 92 dias atrás

UNIVERSIDADE FEDERAL DE PELOTAS
CENTRO DE DESENVOLVIMENTO TECNOLÓGICO
TRABALHO DE CONCLUSÃO DE CURSO

Apresentações Finais (2016/2)

Implementação de Uma Interface de Expressão de Concorrência Compatível com C++11
por
Bruno Giacobo Pinto

Curso:
Ciência da Computação

Banca:
Prof. Gerson Geraldo Homrich Cavalheiro (orientador)
Prof. André Rauber Du Bois
Prof. André Desessards Jardim
Prof. Edevaldo Braga dos Santos

Data: 30 de Novembro de 2016

Hora: 15:30h

Local: Sala 440

Leia na íntegra.

por Marilton Sanchotene de Aguiar, 92 dias atrás

UNIVERSIDADE FEDERAL DE PELOTAS
CENTRO DE DESENVOLVIMENTO TECNOLÓGICO
TRABALHO DE CONCLUSÃO DE CURSO

Apresentações Finais (2016/2)

Avaliação das interfaces de ferramentas de programação multithread com a suíte Cowichan
por
Pablo Tyszkievicz Kila

Curso:
Ciência da Computação

Banca:
Prof. Gerson Geraldo Homrich Cavalheiro (orientador)
Prof. André Rauber Du Bois
Prof. André Desessards Jardim
Prof. Edevaldo Braga dos Santos

Data: 30 de Novembro de 2016

Hora: 14:00h

Local: Sala 440

Leia na íntegra.

outras notícias recentes
por Ricardo Matsumura Araujo em 21/11/2016
por Computação UFPel em 20/10/2016
por Computação UFPel em 14/09/2016
por Computação UFPel em 10/09/2016
por Computação UFPel em 21/08/2016
por Julio Carlos Balzano de Mattos em 08/08/2016
por Computação UFPel em 05/08/2016
por Marilton Sanchotene de Aguiar em 04/08/2016
por Computação UFPel em 26/07/2016
por Gerson Cavalheiro em 12/07/2016
por Computação UFPel em 11/07/2016
por Marilton Sanchotene de Aguiar em 08/07/2016
Não há eventos no momento.
CDTec UFPel
Find us on Google+