portal da computação    ciência da computação     engenharia de computação     pós-graduação webmail
Defesa de Dissertação – Maicon Cardoso
por Computação UFPel, 178 dias atrás

Título: Projeto e Avaliação de Portas Lógicas Complexas sem Restrições Topológicas

Autor: MAICON SCHNEIDER CARDOSO

Orientação:

  • Felipe Marques, Orientador (PPGC-UFPel)

Banca Examinadora:

  • Bruno Zatt (PPGC-UFPel)
  • Rafael Soares (PPGC-UFPel)
  • Márcio Bender (IFSul)

Data: 29 de Março de 2017

Hora: 14:00

Local: A definir

Resumo:
O projeto digital realizado através de portas lógicas complexas vem se demonstrando uma ferramenta eficaz na síntese de circuitos otimizados quando comparado com a tradicional metodologia standard cell. Isso ocorre pois a solução não fica limitada a um conjunto pré-determinado de células, possibilitando, assim, a minimização em área, potência e atraso. Neste contexto, uma das principais etapas do projeto de portas lógicas complexas é a de geração lógica, estágio responsável por prover a rede de transistores especializada que implementa a função Booleana. Com esse propósito, recentemente metodologias baseadas em grafos vêm apresentando resultados expressivos relativos à redução do número de componentes no arranjo lógico em comparação com os métodos tradicionais baseados em fatoração Booleana. No entanto, ainda que os dados inicialmente apontem para uma otimização do circuito digital composto por tais redes (já que há menos transistores por porta, em média), faz-se necessário uma maior investigação quanto aos impactos que estruturas não-planares e não-duais – as quais compõem boa parte das soluções obtidas por métodos baseados em grafos – ocasionam nos algoritmos e ferramentas automáticas de geração de células e no leiaute em si. Neste trabalho é proposta uma metodologia de projeto de portas lógicas complexas baseadas nos métodos estado da arte de geração de redes de transistores – Kernel Finder – e de síntese automática de circuitos – ASTRAN. Para a avaliação das soluções desenvolvidas foram realizadas uma série de comparações com a metodologia de minimização lógica estado da arte através de fatoração Booleana – Composição Funcional -, a qual atua sob o paradigma amplamente empregado na indústria. Os resultados apontaram para uma expressiva redução em área e atraso para células com caminhos críticos pequenos. Para células com maiores caminhos críticos, os resultados obtidos apontaram uma melhora no atraso e piora relacionada ao consumo de potência. Os experimentos não apenas proporcionaram uma verificação qualitativa relativa às soluções produzidas através da metodologia proposta, mas, também, identificaram diversos pontos que podem ser melhorados tanto na metodologia construída quanto na própria ferramenta ASTRAN, motor para a geração de leiautes.

CDTec UFPel
Find us on Google+