portal da computação    ciência da computação     engenharia de computação     pós-graduação webmail
Defesa de Dissertação de Mestrado: Henrique Avila Vianna
por Gerson Cavalheiro, 4 anos, 232 dias atrás

UNIVERSIDADE FEDERAL DE PELOTAS
CENTRO DE DESENVOLVIMENTO TECNOLÓGICO
PROGRAMA DE PÓS-GRADUAÇÃO EM COMPUTAÇÃO

DEFESA DE DISSERTAÇÃO DE MESTRADO

Desenvolvimento de Hardware para a Transformada Rotacional 8×8 com
Foco na Codificação de Vídeos Digitais de Altíssima Resolução

por
Henrique Avila Vianna

Banca:
Prof. Luciano Volcan Agostini (orientador)
Prof. Felipe de Souza Marques
Prof. Júlio Carlos Balzano de Mattos
Prof. Sergio Bampi (UFRGS)

Data: 5 de dezembro de 2012
Hora: 14:00h
Local: Aud. 4o andar

Resumo:
A Transformada Rotacional (ROT) é uma das novas ferramentas propostas para o padrão emergente de codificação de vídeo HEVC. O objetivo desta ferramenta de codificação é obter maior compactação da energia presente na matriz de coeficientes da transformada principal, melhorando a eficiência da codificação de entropia e minimizando o erro de quantização. Arquiteturas de hardware dedicadas à codificação e decodificação de vídeo são essenciais para garantir o desempenho necessário com baixo consumo de energia e potência, fatores especialmente críticos em dispositivos móveis e portáteis. Este trabalho apresenta uma investigação da ROT com foco no desenvolvimento de soluções em hardware para esta transformada. O trabalho detalha a exploração algorítmica realizada para simplificar as equações, visando a implementação em hardware. São apresentadas três versões arquiteturais para as transformadas ROT direta e inversa, gerando diferentes alternativas de desempenho em termos de taxa de processamento e consumo de hardware. As arquiteturas foram descritas em VHDL e sintetizadas para um FPGA da família Stratix III. Os resultados mostram que todas as versões da arquitetura são capazes de processar vídeos até a resolução 4K UHD (3840×2160 pixels) a 30 quadros por segundo. A versão com a maior taxa de processamento obteve uma frequência máxima de operação de 215,01 MHz. Essa versão da arquitetura atinge uma taxa de processamento de 1,72 bilhão de amostras por segundo, permitindo o processamento de vídeos até a resolução 8K UHD (7680×4320 pixels) a uma taxa de 30 quadros por segundo.

CDTec UFPel
Find us on Google+