portal da computação    ciência da computação     engenharia de computação     pós-graduação webmail
Banca do PCC: Marcel Moscarelli Corrêa
por Marilton Sanchotene de Aguiar, 4 anos, 190 dias atrás

UNIVERSIDADE FEDERAL DE PELOTAS
CENTRO DE DESENVOLVIMENTO TECNOLÓGICO
CURSO DE CIÊNCIA DA COMPUTAÇÃO

Apresentações do Projeto de Conclusão de Curso (2012/2)

Desenvolvimento De Arquiteturas Para A Interpolação De Sub Samples De Luminância E Crominância Do Padrão De Codificação De Vídeo Emergente Hevc

por
Marcel Moscarelli Corrêa

Banca:
Prof. Luciano Volcan Agostini (orientador)
Prof. Marcelo Schiavon Porto (co-orientador)
Prof. Paulo Roberto Ferreira Jr.
Prof. Bruno Zatt
Prof. Vladimir Afonso

Data: 13 de Maio de 2013

Hora: 18:00h

Local: A definir

Resumo do Trabalho: A codificação de vídeo é uma área de grande interesse industrial atualmente devido ao número crescente de aplicações e dispositivos eletrônicos capazes de manipular vídeos digitais de alta resolução. A necessidade da codificação é dada pelo fato de que vídeos digitais sem qualquer tipo de compressão precisam de uma quantidade enorme de informação digital para serem representados, sendo desta forma proibitivo o uso destes no dia a dia. Porém, nos padrões atuais como o H.264/AVC e o padrão emergente HEVC, as ferramentas que geram maiores ganhos em termos de compressão possuem uma complexidade computacional bastante elevada. O módulo considerado mais complexo em um codificador de vídeo atual é o da predição inter-quadros, e um dos recursos que agrava ainda mais esta complexidade é o de incluir posições fracionárias na busca por blocos candidatos. Este trabalho de conclusão propõe arquiteturas dedicadas em hardware de alto desempenho e baixo custo para a etapa de interpolação de amostras de posições fracionárias da predição inter-quadros. Mais precisamente uma arquitetura para gerar áreas de busca compostas por amostras de luminância de posições fracionárias, considerando apenas o menor tamanho de unidade de codificação como entrada, e arquiteturas básicas para a interpolação de amostras de crominância. Todas arquiteturas propostas foram descritas em VHDL e sintetizadas para dispositivos FPGA da Altera, gerando resultados que indicam que estas arquiteturas podem processar vídeos de alta definição até mesmo em frequências de operação mais baixas.

Para mais informações acesse: http://inf.ufpel.edu.br/nopcc/doku.php?id=bancas:2012_2

CDTec UFPel
Find us on Google+