portal da computação    ciência da computação     engenharia de computação     pós-graduação webmail
Banca de TCC: Maicon Schneider Cardoso
por Marilton Sanchotene de Aguiar, 2 anos, 222 dias atrás

UNIVERSIDADE FEDERAL DE PELOTAS
CENTRO DE DESENVOLVIMENTO TECNOLÓGICO
TRABALHO DE CONCLUSÃO DE CURSO

Apresentações Finais (2014/2)

Posicionamento e Roteamento de Redes de Transistores Não-Série-Paralelo
por
Maicon Schneider Cardoso

Curso:
Ciência da Computação

Banca:
Prof. Felipe de Souza Marques (orientador)
Prof. Leomar Soares da Rosa Jr. (co-orientador)
Prof. Júlio Carlos Balzano de Mattos
Prof. Rafael Iankowski Soares
Prof. Vinícius Neves Possani

Data: 16 de Dezembro de 2014

Hora: 14:00h

Local: A definir

Resumo do Trabalho: Recentemente, o projeto VLSI de células da tecnologia CMOS vem sofrendo transformações. Tradicionalmente baseando-se na metodologia de projeto standard cell, que utiliza-se de bibliotecas de células pré-caracterizadas para a construção da rede lógica, cada vez mais a abordagem full-custom torna-se relevante, visto que essa técnica consegue suprir a deficiência causada pelo limitado número de funções cobertas no método standard cell, impactando em leiautes específicos e otimizados a custos de um maior tempo de síntese, o qual vem decrescendo com o auxílio de ferramentas EDA cada vez mais poderosas. Quanto a síntese lógica, em geral as bibliotecas de células atuais utilizam redes de transistores com arranjos série-paralelo. Entretanto, algumas metodologias capazes de gerar redes não-série-paralelo demonstraram ganhos médios significativos quanto ao número de chaves necessárias para implementar uma função booleana, apesar dessas possuírem topologias de rede irregulares, devido as conexões bridge existentes na célula. Métodos de síntese física presentes em boa parte das ferramentas de EDA não prevêem tais ligações, bem como planos componentes não-complementares – também conseqüência dessa abordagem -, o que prejudica a qualidade do leiaute gerado ou, até mesmo, inviabiliza o posicionamento e roteamento da célula. Nesse trabalho, propõe-se dois métodos para tratar do posicionamento e roteamento detalhado de transistores numa célula não-série-paralelo. Esses métodos foram adaptados de algoritmos clássicos utilizados em redes série-paralelo, como o de busca de caminhos eulerianos em grafos representativos de arranjos de chaves e o rotamento maze. Os métodos foram testados para um catálogo de funções lógicas, comparando-se os leiautes NSP e SP gerados quanto a parâmetros comuns de leiaute, como a área da célula, o wirelength de roteamento e o número de vias, obtendo-se, como resultado, ganhos significativos das redes não-série-paralelo sobre a tradicional série-paralelo, o que indica que essa solução, além de diminuir o número de transistores no arranjo lógico, também produz impactos positivos nas células que compõem o circuito integrado final.

Para mais informações acesse: http://inf.ufpel.edu.br/notcc/doku.php?id=bancas:2014_2

CDTec UFPel
Find us on Google+